 課程目標 |
|
C6000 DSP硬件培訓課程主要培養學生對DSP體系結構的理解，掌握基于C6000的DSP芯片及高速板級高速電路硬件開發技術，能夠開發自己的DSP系統。 |
| 培養對象 |
|
DSP系統的硬件開發工程師，電子類專業的大學生和研究生。 |
| 入學要求 |
|
學員學習本課程應具備下列基礎知識：
◆了解數字信號處理原理；
◆有硬件電路設計基礎；
◆有彙編語言和C語言基礎。 |
| 費用和課時 |
◆課時：10天，80個學時
◆團體報名優惠措施：兩人95折優惠，三人或三人以上9折優惠
◆上課地點：華東師範大學／銀城大廈
◆外地學員：代理安排食宿（需提前預定） |
| 上課時間和地點 |
上課地點：【【上�？偛俊浚和瑵髮W(滬西)/星河世紀廣場(11號線上海西站) 【深圳分部】：電影大廈(地鐵一號線大劇院站) 【北京分部】：北京中山學院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道）
最近開課時間(周末班/連續班/晚班）：2025年2月17日 |
| 班級規模及環境 |
|
爲了保證培訓效果，增加互動環節，我們堅持小班授課，每期報名人數限5人，多余人員安排到下一期進行。人手一機，全程實踐。 |
| 質量保障 |
|
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在下期培訓班中重聽；
2、培訓結束後免費提供一個月的技術支持，充分保證培訓後出效果；
3、培訓合格學員可享受免費推薦就業機會。 |
| 課程進度安排 |
| 課程大綱 |
課程內容 |
| 第一階段 |
| 第1部分 DSP最小系統設計 |
1.1 最小系統組成
1.2 程序 ROM
1.3 電源
1.4 時鍾
1.5 複位電路
1.6 JTAG |
| 第2部分 C6000的體系結構 |
2.1 C 6000
CPU 的結構
2.2 C 6000 基本指令系統
2.3 C 6000 存儲器映射
2.4 C 6000 外設概述 |
| 第3部分 C6000的外設 |
3.1 EDMA
3.2 中斷系統
3.1 EMIF
3.2 McBSP
3.3 bootloader |
| 實驗課： 用硬件設計軟件PADS軟件畫C6000系統最小系統原理圖 |
1 ） 熟系 PADS
軟件原理圖工具
2 ） 理解 C6000 最小系統組成原理
3 ） 學習畫原理圖 |
| 第二階段 |
| 第4部分 高速電路設計理論基礎 |
4.1 高速電路簡介
4.2 傳輸線理論
4.3 反射及端接技術
4.4 串擾及其改善
4.5 地彈及其改善 |
| 第5部分 電路板設計流程 |
5.1 電路板設計流程的演變
5.2 用 PADS 軟件設計電路板的流程
5.3 信號仿真 |
| 實驗課：用PADS軟件畫C6000最小系統的PCB |
1 ） 熟系 PADS
軟件 PCB 工具
2 ） 學習畫 PCB
3 ）學習仿真
4 ） 學習仿真 |
首 頁 
毛片大全在线